Verilog第3次上機(半加法器)

半加法器


今天上課教到半加法器


電路圖滿簡單看的


可以推導出式子


完整的結構模式


不過大工作就沒辦法這樣弄了


還教了 像C++的高階語法


行為模式


寫起來比較簡單


不過比結構模式更需要思考


比較沒實際操作的感覺在

Verilog第2次上機(3-bit 2to1 mux)

3-bit 2 to 1 max

4bit mux

這禮拜教3位元2TO1多功器

每次教的不是說很難

但是要延伸使用

就有點難度了

有做4位元的

不過不知道有沒有問題

不過 還是貼圖吧 呵呵

Verilog硬體描述語言 第一次上機實作

今天第一次接觸Verilog

跟之前上過了數位邏輯很類似

實作題目

花費了半小時研究

沒碰過的程式語言

需要了解一夏

輸出跟計算的解果相同

所以是對的啦