Verilog第3次上機(半加法器)

半加法器


今天上課教到半加法器


電路圖滿簡單看的


可以推導出式子


完整的結構模式


不過大工作就沒辦法這樣弄了


還教了 像C++的高階語法


行為模式


寫起來比較簡單


不過比結構模式更需要思考


比較沒實際操作的感覺在